近日，全球先进的半导体解决方案提供商新思科技(Synopsys)重磅推出了业界完整的PCIe 7.0 IP解决方案，该方案涵盖了
控制器、IDE安全模块、PHY和验证IP等核心组件。
此项创新旨在助力芯片制造商满足计算密集型人工智能工作负载中对于数据传输的带宽和极低延迟要求，同时确保广泛的生态系统互操作性。
方案亮点
- 业界唯一完整的PCIe 7.0 IP解决方案，包括控制器，IDE安全模块，PHY和验证IP，可实现高达512 GB/s的数据传输
- 预先验证的PCIe 7.0控制器和PHY IP提供低延迟数据传输，与之前的版本相比，在保持信号完整性的同时，功率效率提高了50%
- 用于PCIe 7.0的Synopsys IDE安全模块，通过控制器IP预先验证，提供数据机密性，完整性和针对恶意攻击的重播保护
- 该解决方案建立在二十多年的PCIe IP经验基础上，获得了3000多项设计成功，为硅片的成功提供了低风险的途径
随着大型语言模型对计算能力的需求呈爆炸性增长，数据中心需要更快速、更可靠地处理数万亿个参数。
新思科技的PCIe 7.0 IP解决方案，在x16配置下实现了高达512 GB/s的双向安全数据传输，有效解决了人工智能工作负载的数据瓶颈问题。
这一业界的基于PCIe标准的解决方案，将于2024年6月12日至13日在圣克拉拉举行的PCI-SIG DevCon上进行全球首次展示。
Synopsys IP营销和战略高级副总裁John Koeter表示：“作为接口IP的领先供应商，新思科技持续为设计人员提供最新、最先进的接口技术，以满足计算密集型设计的严苛需求。我们的PCIe 7.0 IP解决方案将为客户提供一个完整的、基于标准的平台，使他们能够尽早开始下一代高性能计算和人工智能设计，并加速迈向硅的成功之路。”
新思科技的PCIe 7.0 IP解决方案不仅降低了AI和HPC网络芯片的集成风险，还符合不断演进的标准，将互连电源效率提高了50%，并在相同芯片周长下实现了两倍于前几代PCIe的互连带宽。其控制器IP支持低延迟、高带宽链接，提供完整的端点到根复杂解决方案，同时支持向后兼容所需的所有功能。
此外，Synopsys PCIe 7.0 PHY IP以高达每通道128 Gb/s的速度提供了出色的信号完整性，并与CXL控制器IP解决方案无缝集成。其IDE安全IP则提供了机密性、完整性和重播保护，有效抵御硬件级攻击。
同时，PCIe 7.0验证IP和硬件辅助验证解决方案通过内置协议检查以及控制器和PHY的多种配置，加速了验证和验证结束的过程。
新思科技还为高性能计算SoC设计提供了业界最广泛的高速接口IP产品组合，包括完整、安全的IP解决方案、1.6T/800G以太网、CXL和HBM等。凭借广泛的互操作性测试、全面的技术支持和强大的IP性能，新思科技助力设计人员加速芯片的成功和生产。
值得一提的是，具备IDE安全性和针对高级工艺的PHY IP的新思PCIe 7.0控制器预计将于2025年初全面上市。
在即将到来的PCI-SIG开发者大会上，新思科技还将展示其PCIe 7.0 IP生态系统的强大互操作性，与Keysight Technologies、Samtec和Teledyne LeCroy等多家合作伙伴共同展示PCIe 7.0 PHY IP电光电学(E-O-E) TX到RX在128Gb/s速度下的运行，以及通过FLIT传输成功的根复核到端点连接。
